Projekt ST_ESCC *************** Es werden zwei zus„tzliche serielle Schnittstellen im Atari ST/STE/MegaST installiert, die auch fr h”here Baudraten geeignet sind. Der ESCC (EnhancedSCC) Z85230 wurde gew„hlt, da er - 8 Byte Empfangspuffer und 4 Byte Sendepuffer besitzt - vektorisierte Interrupts erzeugt - zwei serielle Schnittstellen enth„lt - kompatibel zum im MegaSTE/TT/Falcon eingesetzten SCC ist Der Einbau soll mit m”glichst wenigen Verbindungen zum Computer erfolgen. Ein Aufsetzen auf die CPU schied aus mehreren Grnden aus. Damit war klar, daž der ESCC nicht auf der gleichen Adresse wie der SCC im MegaSTE liegen wird. Fr eine MegaSTE-Kompatibilit„t h„tte mindestens noch ein anderes Register simuliert werden mssen, was eventuell Žrger mit Beschleunigern erzeugt h„tte. Der MFP erschien mir passend. Da ich ohnehin einen neuen Software-Treiber fr serielle Schnittstellen schreibe und sehr fr ein hardwareunabh„ngiges Softwareinterface zu diesen Schnittstellen bin, sehe ich die MegaSTE-Inkompatibilit„t nicht als Nachteil. Die Hardware wird hier genau beschrieben, da dies ein Bastelanleitung ist. In eigenen Programmen sollte man anstelle dieses Wissens den Software-Treiber benutzen. Ist dies unm”glich, da der Treiber die gewnschte Funktion nicht bietet, sollte man seine Software in Treiber und Hauptprogramm aufteilen und das Interface dokumentieren, um auch den Besitzern andere Hardware die Nutzung zu erm”glichen. Eine ST_ESCC-Version, die zus„tzlich ber einen I2C-Controller verfgt, ist fast fertig. Die Platine (42mm*60mm) liegt schon bei mir, es fehlen aber noch ein Bauteil, die Logikgleichungen und der Testlauf. Copyright und fertige Versionen =============================== ST_ESCC darf fr den Eigenbedarf gebaut werden. Gegen den Aufbau fr gute Freunde habe ich ebenfalls nichts. Eine kommerzielle Fertigung oder Verwertung ist nur mit meiner schriftlichen Zustimmung erlaubt. Das Erstellen einer mailboxversandf„higen Version der Dokumentation war mit einem nicht unerheblichen Zeitaufwand verbunden. Dieses Paket darf unver„ndert frei weitergegeben werden. Wenn jemand Žnderungen hinzufgen will, so muž er diese eindeutig als Žnderung bzw. Erg„nzung kennzeichnen. Eine šbersetzung in andere Sprachen ist ausdrcklich erwnscht. Das deutsche Original muž aber mit im Paket verbleiben. Ich glaube nicht, daž es viele Bastler geben wird, die sich nach dieser Anleitung die Platinen selbst machen oder frei verdrahten. Die Platinen sind aber nicht zur Verhinderung des Selbstbaus zweiseitig durchkontaktiert und mit einigen SMDs bestckt, sondern um durch eine geringe Gr”že den Einbau zu vereinfachen. Wer dennoch alles selbst macht, sollte sich doch mit einer kleinen Spende (ich nenne es absichtlich nicht Sharewarebeitrag) erkenntlich zeigen. Einen Bausatz mit allen Bauteilen werde ich wahrscheinlich nicht anbieten, es ist zu aufwendig, das SMD-Zeug einzutten. Es gibt bei mir: - den komplett aufgebauten ST_ESCC (ohne Pegelwandler) - die komplette Pegelwandlerplatine fr RS232 - die Platinen fr ST_ESCC und Pegelwandler (zweiseitig durchkontaktiert, logischerweise gebohrt, verzinnt) - den Z85230-16PSC - das GAL20v8 programmiert - den Quarzoszi 14.7456MHz in SG636 Preise auf Anfrage. Ich habe diese Bauanleitung sorgf„ltig berprft. Ich hafte in keiner Weise fr eventuelle Fehler und/oder (daraus resultierende) Besch„digungen irgendwelcher Objekte oder Subjekte, oder fr die Verwendbarkeit zu einem bestimmten Zweck. In diesem Paket sind alle Informationen zu ST_ESCC enthalten. Aužer dem Layout als Scooter-PCB-Datei habe ich auch nicht mehr. Schriftliche Anfragen werden nur beantwortet, wenn ein frankierter Rckumschlag (o.„.) beiliegt. Email-Anschrift: im Mausnetz: Harun Scheutzow @B aus dem Internet: Harun_Scheutzow@B.maus.de Postanschrift: Harun Scheutzow Dresdener Straže 83 10179 Berlin Inhalt ====== Das Paket enth„lt die Dateien: STESCC.TXT Bauanleitung STESCC.JED JEDEC-File fr das GAL ESCC*.IMG Bilder zur ST_ESCC-Platine 148X*.IMG Bilder zur Pegelwandlerplatine *_USG.IMG Unterseite, Sicht auf Unterseite *_OS.IMG Oberseite *_BO.IMG Bestckungsplan Oberseite *_BUG.IMG Bestckungsplan Unterseite, Sicht auf Unterseite Alle *.IMG sind 300dpi monochrom GEM-IMG-Dateien. Zus„tzlich ist noch Software enthalten. Es sollte mindestens eine Datei HSMOD*.TXT auftauchen, in der alles weitere beschrieben ist. Software ======== Es gibt von mir einen Treiber, der „hnlich wie HSMODEM1 fr MODEM1 diese zus„tzlichen Schnittstellen ansprechen wird. Das Treiberpaket wird als HSMOD*.* in Mailboxen herumliegen. Bei der Erstver”ffentlichung von ST_ESCC ist der Treiber noch nicht komplett und als Testversion anzusehen. Der Treiber erm”glicht es, diese beiden seriellen Schnittstellen als MODEM2 und SERIAL2 anzusprechen. Er wird auch in einer angepažten Version fr MegaSTE, TT und Falcon verfgbar sein. In der endgltigen Ausstattung ist er ein wirklich hardwareunabh„ngiges Softwareinterface, so daž ein Programm, das diesen Treiber nutzt, ohne Žnderungen mit ST_ESCC und z.B. auf dem Falcon laufen wird. Weitere Informationen sind in den Textfiles des Treibers enthalten. Design ====== MC68901, interessante Signale ----------------------------- (Pinbelegung fr 48poliges DIL-Geh„use) Name Pin Dir. Beschreibung D7..D0 44..37 I/O/T Datenbus A5..A1 6..2 I Adrežbus RWL 1 I Read=H, Write=L IRQL 32 O-oC L fr Interruptanmeldung CSL 48 I L-aktives ChipSelect DSL 47 I L-aktives DataSelect (von CPU) L bei Zugriff und bei Interruptantwort DTACKL 46 O-oC L-aktive Rckmeldung nach Daten/Vektortransfer IACKL 45 I L wenn CPU Interruptvektor lesen will VCC 11 x Versorgungsspannung GND 36 x Masse CLK 35 I Systemtakt IEIL 34 I L wenn kein h”heres Ger„t Interrupt anmelden will immer L im ST IEOL 33 O L wenn IEIL =L und MFP keinen Interrupt melden will unbenutzt im ST RESETL 21 I L fr Reset Der MFP im ST wird im Bereich $FFFFFA01..$FFFFFA3F angesprochen, der zweite MFP im TT bei $FFFFFA81..$FFFFFAAF. Die Datenleitungen sind mit D7..D0 der CPU verbunden, passend zur šbertragung von Interruptvektoren. Der MFP hat nur bei $FFFFFA01..$FFFFFA2F Register, fr den leeren Bereich von $FFFFFA31..$FFFFFA3F, 8 Adressen, gibt er trotzdem ein DTACKL und aktiviert beim Lesen wahrscheinlich seine Datenleitungen. Da DSL extra vorhanden ist, wird CSL des MFP wahrscheinlich nur aus den Adressen und evtl. AdressStrobe erzeugt. Die CSL-Leitung zum MFP wird aufgetrennt, OCSL kommt von der Computerplatine, und NCSL geht dann zum MFP. NCSL wird aktiviert, wenn OCSL =L ist und auf A5..A1 die Werte $0..$17 anliegen. Fr OCSL =L und A5..A1 =$18..$1F wird die Erweiterung (CEL) aktiviert. Der ESCC wird bei $18..$1B aktiviert, die zwei Datenausg„nge des GALs bei $1C..$1F. Der MFP legt bei IACKL =L den Vektor auf den Bus, unabh„ngig von RWL. CSL wird dabei nicht bedient (Motorola sagt: IACKL und CSL should not be asserted simultaneously). Der SCC legt den Vektor nur bei INTACKL =L und RDL =L auf den Bus, wobei RDL auch noch gegenber INTACKL verz”gert sein muž, 150ns bei 8MHz, fr externe _und_ SCC-intere Priorit„tsketten. Die gew„hlte Verz”gerung wird im GAL aus dem 4MHz-Takt (CLK) des MFP abgeleitet und betr„gt 250..500ns. Die Interrupts des SCC werden wie die des MFP an die CPU mit Level6 gemeldet. Der SCC k”nnte dabei h”her oder niedriger priorisiert werden als der MFP. Fr niedrigere Priorit„t spricht der Empfangspuffer des SCC und der fehlende Empfangspuffer des MFP, aužerdem wird eine Pin/Leiterzugtrennung gespart. Der SCC meldet seinen Interrupt ber seinen oC-Ausgang INTL, der parallel zu IRQL des MFP geschaltet wird. MFP und SCC verstehen Interruptprorit„tsketten, die aber sehr gegens„tzlich realisiert sind. Der MFP aktiviert seinen IRQL-Ausgang immer wenn er einen Interrupt melden will und l„žt ihn so lange aktiv, bis im MFP kein Interrupt mehr ansteht, unabh„ngig vom Pegel auf IEIL. IEIL des h”chstpriorisierten MFP liegt fest auf aktiv, aber der IEOL Ausgang jedes MFP ist im Ruhezustand inaktiv. Erst wenn das IACKL-Signal aktiv wird, IEIL aktiv ist und der MFP selbst keinen Interrupt angemeldet hat, aktiviert er sein IEOL. Er antwortet selbst auf einen Interrupt (mit Vektor und DTACKL aktiv), wenn IACKL und IEIL aktiv sind. Durch diese Realisierung sind Laufzeiten in der Interruptpriorit„tskette unwesentlich. Der SCC hingegen aktiviert seinen INTL-Ausgang nur, wenn IEI aktiv ist. Sein IEO h„lt er aktiv, wenn er nicht gerade selbst einen Interrupt anmelden will. Die Priorit„tsermittlung erfolgt erst mit Aktivierung von INTACKL, so daž das RDL-Signal gengend verz”gert werden muž. RDL darf erst nach Einschwingen der Priorit„tskette aktiv werden. Da beim Anschalten von /IEOL des MFP (negiert) an IEI des SCC der SCC nie sein INTL aktivieren wrde, wird auf diese Verschaltung verzichtet und IEI des SCC st„ndig aktiviert. Stattdessen wird das MFP-Verhalten nachgebildet, indem nur dann das RDL-Signal (und dann auch DTACKL) fr den SCC aktiviert wird, wenn IEOL des MFP und IACKL aktiv sind. Die Steuersignale des SCC werden aus RWL, DSL, OCSL, A1, A2 und IACKL erzeugt. DTACKL wird nach Ablauf der Zugriffszeit (evtl. frher) des SCC gemeldet, bei Zugriffen und beim Interruptvektorlesen. Ein Zugriff auf den SCC beginnt erst nach Ablauf der Erholzeit vom vorigen Zugriff. Der SCC muž nicht mit CEL vor RDL oder WRL betrieben werden, sondern es kann auch problemlos umgedreht werden sagen AMD und ZILOG, die effektive Zeit des Zugriffs ist CEL =L und (RDL oder WRL) =L. Da RWL fr 68901 bei Interruptvektorlesen aber nicht bestimmt sein muž und RDL=WRL=L Reset bedeutet, wird auch WRL extra erzeugt. Bei der 10MHz-Version ist die RDL-Zugriffszeit max. 120ns, bei 20MHz nur 65ns. Stromverbrauch 9mA bei 20MHz, wenn keine Quarze angeschaltet sind (je +6mA). Die Erholzeit zwischen zwei beginnenden Zugriffen betr„gt 4 Zyklen des Systemtaktes PCLK (beim Z85230). CEL (ChipEnable) des SCC wird fest auf L gelegt und damit dauernd aktiviert. Im TT ist der CEL-Anschluž des SCC dauernd auf L. Da das Interruptvektorlesen mit RDL und INTACKL ohne Erw„hnung von CEL erfolgt und nirgends eine CEL=H-Zeit auftaucht, ist das wohl legal. INTACKL des SCC wird direkt mit IACKL des MFP verbunden. IEOL des MFP geht negiert an IEIH des SCC. A2 an ABL des SCC, A1 an DCL des SCC Adressen des SCC Erkl„rung bei ST_ESCC bei TT/MegaSTE/Falcon ControlRegisterA $FFFFFA35 $FFFF8C81 DataRegisterA $FFFFFA37 $FFFF8C83 ControlRegisterB $FFFFFA31 $FFFF8C85 DataRegisterB $FFFFFA33 $FFFF8C87 Abfrage des DSR-Signals $FFFFFA39: Bit3 DSRA, Bit2 DSRB (Im MegaSTE, TT und Falcon liegt der Kanal A wirklich vor dem Kanal B, da muž wohl die Adrežleitung A2 (geht an A//B) negiert sein.) Dem SCC fehlen Eing„nge fr RING und DSR, aber er hat je Port ein im Asynchronbetrieb frei nutzbares Pin, das hier als Eingang RING verwendet wird. Das DSR-Signal wird ber das GAL gefhrt und kann mit Lesezugriffen auf Adresse $FFFFFA39 (und als Nebeneffekt *B, *D, *F) erfragt werden. DSRA liegt auf Bit3 und DSRB auf Bit2, die anderen Bits sind bedeutungslos. Takt PCLK des SCC Ideal ist eine Frequenz von 14745600Hz, da daraus alle Baudraten genau erzeugt werden k”nnen. Es ergeben sich folgende hohe Baudraten: 230400, 153600, 115200, 92160, 76800, 65829, 57600. GAL 20v8-15ns getaktet mit 4MHz-Takt des MFP <- ist das = fr registered-Ausg„nge erkl„rungsbedrftige GAL-Eing„nge: OCSL altes vom MFP abgetrenntes ChipSelect ACCENA vom 74LS164, H nach Ablauf der Erholzeit des SCC, sonst L GAL-Pinbelegung --**-- 4MHz vom MFP, CLK | 1 24| VCC vom MFP RWL | 2 23| OCSL, von Computerplatine, Chipselect ex. MFP vom MFP DSL | 3 22| NCSL, zum MFP, sein neues ChipSelect vom MFP A3 | 4 21| RDL, zum SCC vom MFP A4 | 5 20| WRL, zum SCC vom MFP A5 | 6 19| DIAV1, intern vom MFP IACKL | 7 18| DIAV2, intern vom RS232-W. DSRA | 8 17| DTACKL, ber Diode auf DTACK des MFP vom RS232-W. DSRB | 9 16| D3, Datenbus vom MFP IEOL |10 15| D2, Datenbus vom MFP RESETL |11 14| ACCENA, vom 74LS164 GND |12 13| GND (/OE, immer aktiv) ------ Gleichungen ;neues CSL fr MFP NCSL.OE = 1 NCSL = OCSL + A5 * A4 ;erste IACKL-Verz”gerungsstufe DIAV1 <- IACKL ;verz”gertes IACKL zur RDL-Erzeugung, damit Verz”gerungszeit der internen ;und externen Priorit„tsketten (MFP) erfllt wird, mit 250..500ns sollte es ;immer gehen (MFP wird wohl so schnell sein) DIAV2 <- DIAV1 ;fr RDL und WRL gilt: ;Zugriff kann nur mit ACCENA =H beginnen, ;h„lt sich dann selbst solange OCSL =L und DSL =L ist ;RDL fr SCC, L bei Lesezugriff, Reset, Interruptvektorlesen (verz”gert!) ;Interruptvektorlesen wie bei CEL sicherheitshalber erst nach Erholzeit ;und mit Selbsthaltung RDL.OE = 1 /RDL = RWL * ACCENA * /OCSL * /DSL * A5 * A4 * /A3 + RWL * /RDL * /OCSL * /DSL + /RESETL + ACCENA * /IACKL * /DSL * /DIAV2 * /IEOL + /RDL * /IACKL * /DSL ;WRL fr SCC, L bei Schreibzugriff, Reset WRL.OE = 1 /WRL = /RWL * ACCENA * /OCSL * /DSL * A5 * A4 * /A3 + /RWL * /WRL * /OCSL * /DSL + /RESETL ;DTACKL ber SHOTTKY-DIODE zum Bus, oC, da 120ns-Zugriffszeit bei 10MHz-Version, ;wird das Signal direkt aus RDL und WRL erzeugt, /DSL dient nur zum ;schnellen Inaktivieren von DTACKL, die dritte Zeile fr DSRx-Lesen ;OE-Steuerung ist hier leider unm”glich ;Bei Reset kein DTACK! DTACKL.OE = 1 /DTACKL = /RDL * RESETL * /DSL + /WRL * RESETL * /DSL + /OCSL * /DSL * A5 * A4 * A3 ;Datenausgang Bit3, fr DSRA-Lesen D3.OE = RWL * /OCSL * /DSL * A5 * A4 * A3 D3 = DSRA ;Datenausgang Bit2, fr DSRB-Lesen D2.OE = RWL * /OCSL * /DSL * A5 * A4 * A3 D2 = DSRB 74LS164 ------- 8Bit Seriell -> Parallel Schieberegister --**-- A | 1 14| VCC B | 2 13| QH QA | 3 12| QG QB | 4 11| QF QC | 5 10| QE QD | 6 9| CLRL (Low fr Reset) GND | 7 8| CLK (L/H-Flanke schiebt) ------ Der 74LS164 wird an CLK(pin8) mit dem Takt PCLK des SCC getaktet. An seinen Eing„ngen A(pin1) und B(pin2) liegt H-Pegel. Sein CLRL(pin9) kommt vom GAL-Ausgang DTACKL (hier wird genutzt, daž der Ausgang kein Tristate macht sondern ber eine Diode am /DTACK des Computers liegt). Damit wird das Schieberegister auf L-Pegel zurckgesetzt, solange DTACKL aktiv ist. Danach wird mit PCLK wieder H eingeschrieben. QE(pin10) liefert das H-aktive Signal ACCENA (AccessEnable), nach Ablauf der Erholzeit des SCC. Bei Anschluž an QE sind das 5 (worst case 4) Takte PCLK, die fr den Z85230 (gefordert 4 Takte) ausreichen. Das ist allerdings nicht die schnellste Variante, da die Z„hlung schon mit der DTACKL-H/L-Flanke beginnen drfte. Wenn ein billigerer SCC verwendet wird, so sollte QG(pin12) verwendet werden, die 7 Takte drften fr diesen dann reichen (gefordert meist 6 Takte + etwas Zeit). A und B k”nnten auch mit CLRL verbunden werden. MC1488, 75188 ------------- Pegelwandler TTL -> RS232, teilweise mit AND-Funktion --**-- VBB | 1 14| VDD (+12V) IT0 | 2 13| IT3A OV0 | 3 12| IT3B IT1A | 4 11| OV3 IT1B | 5 10| IT2A OT1 | 6 9| IT2B GND | 7 8| OV2 ------ GND: Masse (Logik und RS232) VDD: RS232 positive Spannung +12V VBB: RS232 negative Spannung -12V ITxy: TTL-Eing„nge x, ITxA und ITxB werden AND-verknpft OVx: RS232-Ausgang x MC1489, 75189 ------------- Pegelwandler RS232 -> TTL mit Enable-Eing„ngen --**-- IV0 | 1 14| VCC (+5V) EN0 | 2 13| IV3 OT0 | 3 12| EN3 IV1 | 4 11| OT3 EN1 | 5 10| IV2 OT1 | 6 9| EN2 GND | 7 8| OT2 ------ GND: Masse (Logik und RS232) VCC: Logik-Versorgungsspannung +5V IVx: RS232-Eingang x ENx: (TTL-)Enable-Eingang x, kann man fr Enable wohl offen lassen OTx: TTL-Ausgang x Z85230 ESCC ----------- ----**---- D1 | 1 40| D0 D3 | 2 39| D2 D5 | 3 38| D4 D7 | 4 37| D6 /INT | 5 36| /RD IEO | 6 35| /WR IEI | 7 34| A//B /INTACK | 8 33| /CE VCC | 9 32| D//C /W//REQA |10 31| GND /SYNCA |11 30| /W//REQB /RTxCA |12 29| /SYNCB RxDA |13 28| /RTxCB /TRxCA |14 27| RxDB TxDA |15 26| /TRxCB /DTR//REQA |16 25| TxDB /RTSA |17 24| /DTR//REQB /CTSA |18 23| /RTSB /DCDA |19 22| /CTSB PCLK |20 21| /DCDB ---------- Am85C230A von AMD ----------------- Es soll von AMD einen Am85C230A geben, der pinkompatibel ist, 8 Byte Sendepuffer hat und in den Synchronmodi einige Erweiterungen bietet. Er war gerade nicht beschaffbar. Da er sich nach dem Einschalten oder Reset genau wie der Z85230 verh„lt, kann er ebenfalls eingesetzt werden. Die zus„tzlichen 4 Byte Sende-FIFO mžten extra per Software freigeschaltet werden, sind aber auch dann nicht besonders effektiv. Der Am85C230A kann nur bei halbleeren SendeFIFO (entspricht Z85230 ganz leer) und bei einem freien Platz im SendeFIFO (wie Z85230) interrupten, nicht bei ganz leerem FIFO. Anschlužbelegung eines 9poligen RS232-Steckers ---------------------------------------------- (Sicht auf Steckerstifte) --------------------------------- \ (1) (2) (3) (4) (5) / \ DCD RxD TxD DTR GND / \ / \ (6) (7) (8) (9) / \ DSR RTS CTS RING/ ----------------------- Anschlužbelegung der L”tpads unter dem SCC ------------------------------------------ (beginnend mit Pin1, dem gekennzeichneten, der Pin1 des SCC am n„chsten liegt) (Leitungsnamen in der Notation der Zilog-Doku.) /SYNCA /SYNCB /RTxCA /RTxCB RxDA RxDB /TRxCA /TRxCB TxDA TxDB /DTR//REQA /DTR//REQB /RTSA /RTSB /CTSA /CTSB /DCDA /DCDB VCC, +5V zur Versorgung eines stromsparenden Pegelwandlers GND, Masse /DSRA /DSRB /SYNCA und /SYNCB werden hier im Asynchronbetrieb als RING-Leitungen benutzt. /DSRA und /DSRB gehen zum GAL. Einbau ====== Wegen der Modellvielfalt der ST-Reihe und der verschiedenen Umbauten der Nutzer kann und soll dies keine vollst„ndige Anleitung sein. Beim mechanischen Teil des Einbaus muž jeder selbst die fr ihn gnstigste Variante finden. Auch wenn mancher es nicht mehr lesen mag: Der Einbau sollte nur von Personen durchgefhrt werden, die das n”tige Wissen, K”nnen und Werkzeug besitzen. Zum L”ten soll man nur einen netzgetrennten L”tkolben benutzen (z.B. Elektronik-L”tstation, (Trenn)trafo, Akku, oder als primitivste Form: Herausziehen eines "einfachen" L”tkolbens aus der Steckdose). Ob der L”tkolben nun temperaturgeregelt ist oder nicht, ist egal. ST_ESCC-Platine --------------- Die ST_ESCC-Platine ist zum Aufsetzen auf den MFP (MC68901, in 48poligem DIL-Geh„use) vorgesehen. Der MFP befindet sich nicht bei allen ST-Modellen am gleichen Platz. Bei den STF und STFM (also mit Floppy) und STE ist er meist unter der Floppy zu finden. Die alten STs ohne Floppy haben den MFP in der linken H„lfte, in der N„he der CPU. Beim MegaST versteckt sich der MFP leider unter dem Netzteil, deshalb ist ein Einbau dieser ST_ESCC-Platinenvariante dort nur m”glich, wenn entweder das Netzteil seinen Platz verlassen hat (Towereinbau o.„.) oder ST_ESCC ber kurze Dr„hte angeschlossen wird (eventuell gibt es in Zukunft eine spezielle Version fr MegaSTs). Pin48 des MFP oder der Leiterzug zu diesem Pin muž aufgetrennt werden, so daž der Pin48 des MFP mit dem aufzul”tenden Sockel (oder ST_ESCC) verbunden werden kann. An das L”tauge OCSL auf der ST_ESCC-Platine wird ein Draht angel”tet. Wenn es die Einbauh”he zul„žt, sollte der 48polige Sockel auf den MFP aufgel”tet werden. Andernfalls muž die ST_ESCC-Platine direkt oder eben mittels Dr„hten angel”tet werden. Der Draht von OCLS wird an das auf der Computerplatine verbliebene andere Ende des Pins/L”tauges/Leiterzugs vom MFP-Pin48 angel”tet. Der "modulare" Bastler wird hier bestimmt einen kleinen Stecker einfgen. ST_ESCC wird in den Sockel gesteckt, so daž die ersten Pins des Steckers (bei Pin1 und 24 des GALs) in Pin1 und 48 Fassung kommen. Am anderen Ende der Fassung bleiben ein paar Pins frei. Das Flachbandkabel von ST_ESCC ist noch NICHT mit dem Pegelwandler verbunden. Wenn der Computer mit ST_ESCC jetzt eingeschaltet wird, sollte er sich ganz normal verhalten - als w„re kein ST_ESCC vorhanden. Andernfalls ist Fehlersuche angesagt. Die Pegelwandlerplatine ----------------------- Die ST_ESCC-Platine ist ber ein Flachbandkabel mit der Pegelwandlerplatine verbunden. Diese Pegelwandlerplatine befestigt man sinnvollerweise an einer der Auženkanten des Geh„uses so, daž die beiden SUB-D-Stecker von aužen zug„nglich sind. Als Befestigung reichen die 4 Schraubbuchsen der SUB-D-Stecker aus. Der Pegelwandler erh„lt seine +5V-Versorgung von ST_ESCC. Zus„tzlich ben”tigt er noch eine belastbare +12V-Versorgung, die 300mA liefern k”nnen sollte. Das ist nur eine Spitzenstromangabe, wenn die Quelle diesen Strom liefern kann, mžte es funktionieren. Normalerweise frižt der Pegelwandler wesentlich weniger. Man kann ihn auch mit +12V und -12V versorgen, er ben”tigt dann bei +12V weniger Strom und der TL497 mit Umgebung wird eingespart. Spannungsquellenentscheidung - - - - - - - - - - - - - - - Umgebauter Computer mit einem anderen Netzteil Ein PC-Schaltnetzteil o.„. liefert gengend belastbare +12V und -12V. Ist der TL497 bereits bestckt, sollte man den Pegelwandler nur mit +12V versorgen. Will man es nicht oder ist der TL497 unbestckt, siehe "-12V Zufhrung". STs mit eingebauter Floppy, STE, MegaST Bei diesen Ger„ten liefert das Netzteil gengend Strom bei +12V, aber keine -12V. Der TL497 mit Umgebung wird bestckt und der Pegelwandler mit +12V versorgt. (Den TL497 auf der Computerplatine bitte nicht behelligen.) STs ohne interne Floppy Das externe Netzteil liefert +12V und -12V, beide aber nicht belastbar, sondern laut Netzteilaufschrift nur mit 30mA. !!!Ich garantiere fr nichts!!! Man k”nnte den TL497 bestcken und den Pegelwandler mit +5V statt mit +12V versorgen, liegt damit aber schon nahe an den unteren Pegelgrenzen fr RS232. Die Empfehlung: TL497 nicht bestcken, +12V von Pin14 des MC1488 und -12V von Pin1 des MC1488 auf der Computerplatine holen. GND an Pin7 des MC1488. Weiteres siehe "-12V Zufhrung". Realisierung der Versorgung - - - - - - - - - - - - - - -12V Zufhrung Ist der TL497 nicht bestckt, so kann man alle in der Stckliste mit "(" gekennzeichneten Bauelemente sparen, sie st”ren aber nicht, falls sie bestckt sind. Ist der TL497 jedoch bestckt, so mssen zwei Leiterbahnen auf der Unterseite der Pegelwandlerplatine unterbrochen werden. Einmal direkt am L”tauge fr -12V, die andere direkt am +12V L”tauge. -12V und +12V sind an den entsprechenden L”taugen zuzufhren. GND wird mit GND in der N„he der +12/-12V Quelle verbunden. Versorgung nur mit +12V Der TL497 mit Umgebung muž bestckt sein. Die +12V werden am +12V-L”tauge angeschlossen, GND wird mit GND in der N„he der +12V-Quelle verbunden. Bei den Computern mit interner Floppy und Originalnetzteil hat dieses blicherweise eine 6polige Buchse die auf einem Stecker der Computerplatine steckt. In der N„he sollte man einen GND-Punkt und einen +12V-Punkt ausfindig machen und den Pegelwandler anschliežen. Meist hat das Netzteil 2 rote Kabel fr +5V, drei schwarze Kabel fr GND und ein blaues Kabel fr +12V. ACHTUNG! Dies gilt nur fr dieses Atari-Netzteil, bei PC-Netzteilen und den MegaSTE/TT-Netzteilen ist _meist_ rot=+5V, schwarz=GND, gelb=+12V, blau=-12V. Funktionstest ------------- Schaltet man den Computer nun ein, so sollte er immer noch wie gewohnt funktionieren. Seltsame Effekte, besonders Brummen, lautes Fiepen, Rauchen und Stinken, deuten auf Fehler in der Stromversorgung hin, dann sofort ausschalten und Fehler suchen. Der TL497 darf etwas piepen, aber nur ganz leise. Jetzt wird das Flachbandkabel von ST_ESCC in die Pegelwandlerplatine gesteckt. Dann k”nnen die softwarem„žigen Tests erfolgen, ***** aber momentan gibt es das Programm noch nicht ***** Aufbau ====== Stckliste ESCC-Platine ----------------------- 1* Platine ST_ESCC, zweiseitig-durchkontaktiert 1* Z85230-16PSC, Zilog ESCC, 16MHz, DIL-Geh„use 1* GAL20v8-15, programmiert fr ST_ESCC 1* Quarzoszi 14.7456MHz, SMD Bauform SG636 1* 74LS164 SMD 3* Kondensator 100nF (SMD, Bauform 1206) viele Steckerstifte 1* 48polige Fassung (gedrehte Kontakte) zum Aufl”ten auf MFP Flachbandkabel AWG28 1.27mm Raster, 22polig, L„nge nach Bedarf 1* Schneidklemmbuchse 26polig Stckliste RS232-Pegelwandlerplatine ------------------------------------ Die mit "(" gekennzeichneten Positionen entfallen, wenn dem Pegelwandler neben +5V und +12V auch -12V von aužen geliefert werden. 1* RS232 Pegelwandlerplatine, zweiseitig durchkontaktiert 3* MC1489 oder 75189 2* MC1488 oder 75188 (1* TL497 (2* Diode LL4148 SMD (2* Elko 100uF/16V stehend (1* Spule 100uH (1* 1Ohm, SMD 1206 (1* 1kOhm, SMD 1206 3* 10kOhm, SMD 1206 (2* 18kOhm, SMD 1206 (1* 100pF, SMD 1206 oder 0805 5* 100nF, SMD 1206 1* 26polige Steckerwanne 2* SUB-D-Stecker, 90Grad Print Da der Platz um den MFP (MC68901) recht eng ist, wurde die Platine klein gestaltet. Sie mižt nur 36mm*60mm und ist zweiseitig-durchkontaktiert. Die MFP-Platine enth„lt keine Pegelwandler, sondern liefert TTL-Pegel. Die Pegelwandlerplatine auf RS232 wird ber ein Flachbandkabel angeschlossen. Zuerst sollten die SMD-Bauelemente bestckt werden. Fr das GAL sollte eine Fassung verwendet werden, falls es die Einbauh”he zul„žt. Der 42-polige Stecker (dem aber noch einige Pins fehlen) zum MFP wird auf der Unterseite der Platine bestckt. Der MFP-Pin48 (/CS) muž so aufgetrennt werden, daž die ST_ESCC-Platine mit ihrem MFP-Adapter-Pin48 Kontakt zum MFP-Pin hat. Anschluž OCSL ist mit einem kurzen Draht an den MFP-Pin48-Rest (oder L”tauge) auf der Computerplatine zu l”ten. Auf den MFP sollte, wenn es der Platz zul„žt, eine Fassung aufgel”tet werden. In diese wird die ST_ESCC-Platine gesteckt. Andernfalls muž die Platine direkt aufgel”tet werden. Die mit "Shot" bezeichnete Diode muž eine Shottky-Diode sein, z.B. BAT43. Es handelt sich wirklich um einen 42poligen Stecker zum MFP. Er sitzt auf Pin1 und Pin48 des MFP, so daž Pin22 bis Pin27 des MFP frei bleiben. Diesem Stecker fehlen auf der Reihe Pin1-Pin22 etliche Pins. Das Flachbandkabel zum RS232-Pegelwandler wird direkt auf der Unterseite der Platine angel”tet. Fr den Pegelwandler gibt es verschiedene Aufbaum”glichkeiten. Man schliežt ihn sinnvollerweise steckbar an, um auch mal einen fr RS422 (?) o.„. benutzen zu k”nnen. Spannungswandler TL497 ---------------------- Der TL497 erzeugt aus +12V die -12V. Der 1Ohm-Widerstand dient der Strombegrenzung auf 100mA und k”nnte auch kleiner sein. Die restliche Dimensionierung ist auf 200mA ausgelegt. Der Spannungsteiler muž genau aus 1kOhm/9kOhm bestehen, da er die -12V festlegt (9kOhm = 18kOhm||18kOhm). Eine Alternative sind 470Ohm unten und 4.3kOhm||100kOhm oben. Wenn man im Rechner auch eine belastbare -12V-Quelle hat, kann der TL497 mit den daran h„ngenden Bauelementen entfallen. Dann werden die +12V und -12V vom Rechnernetzteil an die entsprechenden Punkte angeschlossen. Wird die RS232-Pegelwandlerplatine nur mit +12V versorgt, so ist der TL497 mit Umgebung zu bestcken und es sind +12V und GND anzuschliežen. Versionen ========= Neue Versionen werden zuerst in der Maus Berlin liegen, tel: +49-30-6246510. Gastdownload: 10.00-18.59 und 23.00-03.59. Man sollte nach dem File STESCC*.* suchen, wobei anstelle des ersten * eine fortlaufende zweistellige Ver”ffentlichungsnummer tritt. 04.11.1993 "Rohversion", erste Ver”ffentlichung